AT89S52 是一款低功耗、高性能 CMOS 8 位微控制器，具有 8K 系统内可编程闪存。 它采用 Atmel 的高密度非易失性存储器技术制造，并且与行业标准 80C51 产品的指令和引脚完全兼容。 片上Flash允许程序存储器在系统中进行编程，适合传统编程器。 在单芯片上，它具有智能 8 位 CPU 和系统内可编程闪存，使 AT89S52 成为许多嵌入式控制应用系统的高度灵活且非常有效的解决方案。 AT89S52微控制器提供以下标准功能：8K字节Flash、256字节RAM、32位I/O线、看门狗定时器、2个数据指针、3个16位定时器/计数器、1个6向量2级中断结构、全功能双工串口、片内晶振和时钟电路。 此外，设计了AT89S52微控制器，工作频率可降至0HZ静态逻辑，并支持2种软件可选的省电模式。 在空闲模式下，CPU停止工作，但RAM、定时器/计数器、串口和外部中断系统可以继续工作。 在掉电保护模式下，RAM内容可以被保存，但振荡器将被冻结，并且单片机的所有工作将停止，直到下一次中断或硬件复位。 引脚配置如图：（三种封装：PDIP、PLCC、TQFP）
引脚说明：
P0 端口：P0 端口是一个 8 位开漏双向 I/O 端口。 作为输出端口，每一位可以驱动8个TTL逻辑电平。 当向P0口写“1”时，该引脚作为高阻输入。 当访问外部程序和数据存储器时，端口0也用作低8位地址/数据复用。 该模式下，P0 有内部上拉电阻。 Flash编程时，P0口还用于接收指令字节； 程序验证时，输出指令字节。 程序验证时，需要外接上拉电阻。
P1 端口：P1 端口是一个 8 位双向 I/O 端口，内部有上拉电阻。 p1输出缓冲器可以驱动4个TTL逻辑电平。 当向P1端口写入“1”时，内部上拉电阻将该端口拉高，可作为输入端口使用。 当用作输入时，外部拉低的引脚将由于内阻而输出电流（IIL）。 另外，P1.0和P1.2分别用作定时器/计数器2的外部计数输入（P1.0/T2）和定时器/计数器2的触发输入（P1.1/T2EX），如图如下表。 在闪存编程和验证期间，P1 端口接收低 8 位地址字节。
引脚号的第二个功能：
引脚号 引脚 第二功能
P1.0T2（定时器/计数器T2的外部计数输入），时钟输出
P1.1T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制）
P1.5MOSI（系统编程用）
P1.6MISO（系统编程用）
P1.7SCK（系统编程用）
P2口：P2口是一个8位双向I/O口，内部有上拉电阻。 P2输出缓冲器可以驱动4个TTL逻辑电平。 当向P2端口写入“1”时，内部上拉电阻将该端口拉高，可作为输入端口使用。 当用作输入时，外部拉低的引脚将由于内阻而输出电流（IIL）。 当使用 16 位地址访问外部程序存储器或读取外部数据存储器时（例如执行 MOVX @DPTR），P2 端口发送地址的高 8 位。 在此应用中，端口 P2 使用强内部上拉来发送 1。 当使用8位地址（如MOVX @RI）访问外部数据存储器时，P2端口输出P2锁存器的内容。 在Flash编程和验证过程中，P2端口还接收高8位地址字节和一些控制信号。
P3端口：P3端口是一个8位双向I/O端口，内部有上拉电阻。 p3输出缓冲器可以驱动4个TTL逻辑电平。 当向P3端口写入“1”时，内部上拉电阻将该端口拉高，可作为输入端口使用。 当用作输入时，外部拉低的引脚将由于内阻而输出电流（IIL）。 P3端口还用作AT89S52的特殊功能（第二功能）。 在Flash编程和验证过程中，P3端口还接收一些控制信号。
引脚号的第二个功能：
引脚号 引脚 第二功能
P3.0RXD（串行输入口）
P3.1TXD（串行输出口）
P3.2INT0（外部中断0）
P3.3INT1（外部中断1）
P3.4T0（定时器/计数器0）
P3.5T1（定时器/计数器1）
P3.6WR（外部数据存储器写选通）
P3.7RD（外部数据存储器读选通）
另外，P3口还接收一些控制信号，用于FLASH闪存编程和程序验证。
RST——复位输入。 当振荡器工作时，RST引脚上的高电平持续两个机器周期以上将使单片机复位。
ALE/PROG – 当访问外部程序存储器或数据存储器时，ALE（地址锁存使能）输出脉冲用于锁存地址的低8位字节。 正常情况下，ALE仍以时钟振荡频率的1/6输出固定脉冲信号，因此可以对外输出时钟或用于计时目的。 注：每当访问外部数据存储器时，ALE 脉冲都会被跳过。 在FLASH存储器编程期间，该引脚还用于输入编程脉冲（PROG）。 如有必要，可通过设置特殊功能寄存器 (SFR) 区域中位置 8EH 中的 D0 位来禁用 ALE 操作。 该位置位后，只有一条 MOVX 和 MOVC 指令可以激活 ALE。 此外，该引脚将被弱拉高。 当微控制器执行外部程序时，ALE禁用位应设置为无效。
PSEN – 程序存储使能（PSEN）输出是外部程序存储器的读选通信号。 当AT89C52从外部程序存储器取指令（或数据）时，每个机器周期PSEN有效两次，即输出两个脉冲。 在此期间，当访问外部数据存储器时，PSEN信号将被跳过两次。
EA/VPP – 允许外部访问。 为了使CPU只能访问外部程序存储器（地址0000H-FFFFH），EA端必须保持低电平（接地）。 需要注意的是，如果加密位LB1被编程，则EA端子状态将在复位期间被内部锁存。 如果EA端为高电平（连接到Vcc端），则CPU执行内部程序存储器中的指令。 当对FLASH存储器进行编程时，需在该引脚上加+12V编程许可电源Vpp。 当然，这必须是器件使用12V编程电压Vpp。
